Trabalho de Conclusão de Curso

Resumo

Processadores tem o crescimento constante de seu poder computacional há décadas. Todavia, a desaceleração da Lei de Moore e, consequentemente, dos avanços em processos de fabricação impõem um desafio para arquitetos de computadores, que contam com diminutas melhorias em desempenho e consumo energético outrora proporcionados por tais avanços. Nesse contexto, a abordagem de hardware-software co-design, surge como alternativa para a manutenção desse progresso, projetando o hardware otimizado para softwares específicos. Este trabalho apresenta o NINA, um processador RISC-V otimizado para aprendizado de máquina por meio de co-design. Partindo do algoritmo de inferência em redes neurais por multiplicação de matrizes, essa metodologia permite adaptar a organização do processador para mitigar situações de dependência entre instruções, responsáveis pela degradação de desempenho, com maior eficiência em comparação a abordagens tradicionais de otimização.

Apêndices

Apresentação

O apresentação está disponível aqui.

Código-Fonte

O código-fonte do NINA está disponível aqui.

Monografia

A monografia está disponível aqui.

Pôster

O pôster apresentado está disponível aqui.

Referências

[Theis e Wong 2017] Thomas N. Theis e H.-S. Philip Wong. “The end of moore’s law: a new beginning for information technology”. Computing in Science & Engineering 19.2 (2017), pp. 41–50. doi: 10.1109/MCSE.2017.29

[Hennessy e Patterson 2011] John L. Hennessy e David A. Patterson. Computer Architecture, Fifth Edition: A Quantitative Approach. 5th. San Francisco, CA, USA: Morgan Kaufmann Publishers Inc., 2011. isbn: 012383872X.

[Waterman e Asanović 2019] Andrew Waterman e Krste Asanović. The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Document Version 20191213. 13 de dez. de 2019. url: https://riscv.org/wp-content/uploads/2019/12/riscv-spec- 20191213.pdf (acesso em 03/05/2024)