O Processo de desenvolvimento de uma CPU RISC-V

A RISC-V é uma arquitetura de conjunto de instruções aberta e disponível de forma gratuita tanto para uso na indústria quanto na academia. Com o objetivo de ser a arquitetura padrão para todos os dispositivos computacionais, ela se diferencia pela disponibilidade de diversas implementações abertas desenhadas para uso em vários tipos de tarefas computacionais.

Este trabalho apresenta o processo de desenvolvimento de um processador usando a arquitetura RISC-V com um enfoque na parte de verificação do circuito. O processo foi divido nas etapas de planejamento e preparação, desenvolvimento da descrição de circuito e verificação, e o sistema de testes faz uso da linguagem Objetive-C, permitindo o uso de técnicas escritas de teste de unidade combinadas com técnicas de testes de circuitos digitais.

• Nina S. T. Hirata (website) - Responsável
• Alfredo Goldman (website) - Supervisor
• Carlos Eduardo de Paula (@carlosedp) - Mentor
• Elisa Uhura Pereira da Silva (@elisauhura) - Aluna

Tarefa	Status	Mês
		jan	fev	mar	abr	mai	jun	jul	ago	set	out	nov	dez
Apreender Verilog	Completa	1	1	2
Adquirir a FPGA	Completa					1	2
Apreender a usar a FPGA	Completa						1	1	2
Estudo da arquitetura RISC-V	Completa				1	1	1	1	1	2
Preparar ambiente para desenvolvimento	Completa						1	1	1	2
Desenvolvimento do núcleo	Completa									1	1	1	2
Validação e síntese do núcleo	Completa											1	2
Escrever monografia	Completa									1	1	1	2
Atualização final	Completa												2

Legenda: [1] Em Progresso [2] Concluido [3] Planejado

Além da monografia, foram produzidos os seguintes materiais adicionais:

• ObjV, um repositório que demonstra meios de intregar módulos escritos em Verilog com Objective-C.
• Compromissos, uma análise da arquitetura RSIC-V com base nos três princípio de uma arquitetura de computador apresentados por Patterson e Hennesy no livro Computer Organization and Design.
• Sobre a extensão V, uma breve exposição sobre a extensão V da RISC-V.
• Arquivos de suporte, contém as classes para integração da HDL com a Objetive-C, desenvolvidas para o projeto, e um módulo de contador em Verilog como exemplo de uso.

Para a síntese do processador foi utilizada a placa de desenvolvimento FPGA Artix-7 XC&A100T-200T Wukong Board da QMTECH. Este repositório contém a documentação técnica da placa.